EL DRIVING DEVICE

Patent number:

JP5035207

Publication date:

1993-02-12

Inventor:

SATO YOSHIHIDE

Applicant:

FUJI XEROX CO LTD

Classification:

- international:

G09G3/30; G09F9/30; G09F13/22

- european:

Application number:


JP19910216566 19910802

Priority number(s):

Abstract of JP5035207

PURPOSE:To realize the brightness modulation of an EL light emitting element which is linearly proportional to a gradation data voltage.

CONSTITUTION:A capacitor Cs for storage is discharged with a photocurrent generated by making the emitting light of the EL light emitting element CEL incident on a photodiode PD connected in parallel to the capacitor Cs for storage and the gate voltage of a switching element Qd which controls the light emission of the EL light emitting element CEL is decreased to control the light emission time, thereby imposing the brightness modulation which is linearly proportional to the gradation voltage applied as the gate voltage.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-35207

(43)公開日 平成5年(1993)2月12日

(51)IntCL⁵

識別記号 庁内整理番号

FI

技術表示箇所

G 0 9 G 3/30

Z 9176-5G

G09F 9/30

3 6 5 C 7926-5G

13/22

M 7319-5G

審査請求 未請求 請求項の数4(全 8 頁)

(21)出願番号

(22)出顧日

特顯平3-216566

平成3年(1991)8月2日

(71)出題人 000005496

富士ゼロツクス株式会社

東京都港区赤坂三丁目3番5号

(72)発明者 佐藤 嘉秀

神奈川県海老名市本郷2274番地 富士ゼロ


ックス株式会社海老名事業所内

(74)代理人 弁理士 阪本 清孝 (外1名)

(54)【発明の名称】 EL駆動装置

(57)【要約】

【目的】 EL駆動装置において、階調データ電圧に対して線形的に比例したEL発光素子の輝度変調を得る。 【構成】 蓄積用コンデンサに並列に接続されたフォトダイオードにEL発光素子の発光光が入射することにより生じる光電流で前記蓄積用コンデンサの放電を行ない、EL発光素子の発光を制御するスイッチング素子のゲート電圧を低下させて発光時間を制御し、ゲート電圧として印加される階調電圧に対して線形的に比例した輝度変調を行なう。





【特許請求の範囲】

【請求項1】 発光信号に応じて蓄積用コンデンサを充電する第1のスイッチング素子と、前記蓄積用コンデンサからのゲート電圧に応じたスイッチング動作によりEL発光素子の発光を制御する第2のスイッチング素子とを具備するEL駆動装置において、前記蓄積用コンデンサにフォトダイオードを並列に接続すると共に、該フォトダイオードは前記EL発光素子の発光光を受けるように配置されるように構成し、EL発光素子の発光光による光電流で前記蓄積用コンデンサの放電を行ない、前記 10第2のスイッチング素子のゲート電圧を低下させてEL発光素子の発光時間を制御することを特徴とするEL駆動装置。

【請求項2】 第1のスイッチング素子, 第2のスイッチング素子, EL発光素子, フォトダイオードは、それぞれ同一基板上に薄膜プロセスで形成する積層構造とした請求項1記載のEL駆動装置。

【請求項3】 第1のスイッチング素子及び第2のスイッチング素子の半導体活性層、フォトダイオードの光電変換層は、アモルファスシリコン層で形成する請求項2記載のEL駆動装置。

【請求項4】 EL発光素子の積層面に直交する端面からの発光光は、絶縁層を介してフォトダイオードに直接 入射するよう形成する請求項2記載のEL駆動装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、EL(エレクトロルミネッセンス)発光素子とスイッチング素子とを組み合わせて構成され、アクティブマトリックス型EL表示装置や電子式印写装置の露光系に用いられるEL駆動装置に 30 関し、特にEL発光素子の輝度変調の制御が容易なEL駆動装置の構造に関するものである。

[0002]

【従来の技術】アクティブマトリックス型EL表示装置やEL発光素子アレイとして従来使用されているEL駆動装置の1ピット分の等価回路を図6に示す。このEL駆動装置は、第1のスイッチング素子Qw(TFT)と、該スイッチング素子Qwのソース端子側に一方の端子を接続する蓄積用コンデンサCsと、ゲート端子が前記第1のスイッチング素子Qwのソース端子に接続され、且つソース端子が前記蓄積用コンデンサCsの他方の端子に接続されている第2のスイッチング素子Qd(TFT)と、一方の端子が第2のスイッチング素子Qdのドレイン端子に接続され、且つ他方の端子がEL駆動電源Vaに接続されているEL発光素子CELとから構成されている。

【0003】前配第1のスイッチング素子Qw はゲート 端子に印加されるスイッチング信号線Yからの走査電圧 Vscパルスに応じてオンし、この第1のスイッチング索 子Qw のオン・オフにより情報信号線Xからのデータ電 50 EV DAKにして蓄積用コンデンサCs にデータを書き込むようになっている。そして、第2のスイッチング索子Qd は、前記蓄積用コンデンサCs に前記データ電圧VDAが書き込まれたとき、該電圧がゲート端子に印加されることによりオンし、EL駆動電源Va によりEL発光素子CELを発光させるようになっている。また、データ電圧VDAが(L)になると、蓄積用コンデンサCs に蓄積された電荷は、第1のスイッチング索子Qwのオフ電流で放電される。

【0004】EL発光素子CELは、第1の電極、絶縁層、発光層、絶縁層、第2の電極を順次積層した薄膜プロセスで形成される。このEL発光素子CELの輝度しは、例えば発光層としてZnS:Mnを使用すると、図7に示すように、交流の駆動電圧Vaに対して、発光しきい値電圧VTEU以下で非発光輝度LOFF以下となり、これより変調電圧VMODだけ高いところの発光時電圧VPKで所望の表示輝度LONを得る。また、駆動周波数に対する輝度特性は、図8に示すように、700Hz程度までは発光回数に直線的に比例する。EL発光素子CELは印加される交流電源の極性が反転する際に発光するので、前記スイッチング素子Qdの導通(オン)時間を調整すれば発光回数を制御するととができる。

【0005】図6において、データ電圧VDAは書き込み 用の第1のスイッチング索子Qw のオン動作により蓄積 用コンデンサCs に充電されて保持される。この電圧が EL駆動用の第2のスイッチング素子Qd のゲート電圧 VG として作用し、該スイッチング素子Qd のオン/オ フを制御する。このゲート電圧VG により、EL発光素 子CELの輝度は発光時電圧VPKにおいて図9のような特 性となる。すなわち、第2のスイッチング素子Qd のゲ ート端子にかかるゲート電圧VG(t)は、図10(a)に 示すように、階調データ電圧V DAによる蓄積用コンデン サCsへの書き込み直後のゲート電圧VCOから第1のス イッチング素子Qw のオフ電流による放電により減衰す る曲線で表わされる。そして、スイッチング素子Qd が 非導通(オフ)となるしきい値ゲート電圧(非発光最大 ゲート電圧)Vgh2になるまでにはt1時間を要するこ ととなり、この期間内でスイッチング素子Qd が導通 (オン) 状態となり E L 発光索子 CEL に駆動電圧 Va

(Vpk sinω t) (図11(b)) が印加される。従って、蓄積用コンデンサCs に書き込むための階調データ電圧VDAを変化させればEL駆動時間 t1 が変化し、EL駆動時間 t1 期間内での発光回数が制御ができ、EL発光素子CELの階調表示を得ることができる。

[0006]

【発明が解決しようとする課題】上記のようなEL駆動 装置によれば、例えば1ラインを形成するELイメージ バーの1ビットにおいて、各ラインでの階調データ電圧 VDAが相違するので、放電電流が不安定であり、また、 蓄積用コンデンサCsの保持電圧より階調データ電圧V

DAが高くなる場合もあり、との場合、逆に充電されてし まいゲート電圧VG(t)がオフになるまでの期間 t 1 を制 御できないという問題点があった。

【0007】そこで、本発明者は、図11に示すよう に、第2のスイッチング素子Qd のゲート端子側に、蓄 積用コンデンサCs と並列に接続される放電抵抗Rを設 けることにより、蓄積用コンデンサCs に蓄積された電 荷を放電抵抗Rを介して放電させ、EL発光素子CELの 発光を制御する第2のスイッチング索子Qd においての 安定したオン期間を得ることができる構成を提案した。 【0008】しかしながら、この構成によれば、第2の スイッチング索子Qdのオン/オフを制御するゲート電 圧VG(t)は、図10(a)の点線で示されるように、蓄 積コンデサCs の容量と放電抵抗Rとの時定数CsRで 減衰するため、立ち下がりが急な曲線となり、EL駆動 時間t1とEL発光素子CELの発光回数が線形の対応と ならず、階調データ電圧V DAK比例したE L発光素子C ELの発光回数が得られないという問題点があった。

【0009】本発明は上記実情に鑑みてなされたもの で、階調データ電圧に対して線形的に比例したEL発光 20 素子の輝度変調を得ることができるEL駆動装置を提供 することを目的とする。

[0010]

【課題を解決するための手段】上記従来例の問題点を解 消するため請求項1のEL駆動装置は次のように構成さ れている。発光信号に応じて蓄積用コンデンサを充電す る第1のスイッチング素子と、前記蓄積用コンデンサか らのゲート電圧に応じたスイッチング動作によりEL発 光素子の発光を制御する第2のスイッチング素子とを具 備している。前記蓄積用コンデンサにフォトダイオード を並列に接続すると共に、該フォトダイオードは前記E L発光索子の発光光を受けるように配置されるように構 成している。そして、EL発光素子の発光光による光電 流で前記蓄積用コンデンサの放電を行ない、前記第2の スイッチング索子のゲート電圧を低下させてEL発光索 子の発光時間を制御する。

【0011】請求項2の発明は、請求項1記載のEL駆 動装置において、第1のスイッチング素子、第2のスイ ッチング索子、EL発光索子、フォトダイオードは、そ れぞれ同一基板上に薄膜ブロセスで形成される積層構造 40 2のスイッチング素子Qd のゲートに接続されている。 とする。

【0012】請求項3の発明は、請求項2記載のEL駆 動装置において、第1のスイッチング索子及び第2のス イッチング索子の半導体活性層、フォトダイオードの光 電変換層は、アモルファスシリコン層で形成している。 【0013】請求項4の発明は、請求項2記載のEL駆

助装置において、EL発光素子の積層面に直交する端面 からの発光光は、絶縁層を介してフォトダイオードに直 接入射するよう形成している。

[0014]

【作用】請求項1記載の発明によれば、蓄積用コンデン サに並列に接続されたフォトダイオードにEL発光素子 の発光光が入射するととにより生じる光電流で前記蓄積 用コンデンサの放電を行ない、第2のスイッチング素子 のゲート電圧を低下させてEL発光索子の発光時間を制 御し、ゲート電圧として印加される階調電圧に対して線 形的に比例した輝度変調を行なう。

【0015】請求項2記載の発明によれば、請求項1記 載のEL駆動装置において、第1のスイッチング素子。 10 第2のスイッチング素子、EL発光素子、フォトダイオ ードを薄膜積層構造としたので、同一基板上に薄膜ブロ セスで形成することができ、大面積化を図ることができ

【0016】請求項3記載の発明によれば、請求項2記 載のEL駆動装置において、第1のスイッチング素子及 び第2のスイッチング素子の半導体活性層、フォトダイ オードの光電変換層としてアモルファスシリコンを用い ることにより、特性がよく且つ製造が容易な大面積デバ イスを得ることができる。

【0017】請求項4記載の発明によれば、請求項2記 載のEL駆動装置において、EL発光索子の積層面に直 交する端面からの発光光は、絶縁層を介してフォトダイ オードに直接入射するよう形成することにより、フォト ダイオードに光電流を生じさせて蓄積用コンデンサの放 電を行なうことができる。

[0018]

【実施例】本発明の一実施例について図1を参照しなが ら説明する。図1は本発明の実施例に係るEL駆動装置 の簡易等価回路図であり、マトリックス型EL表示装置 30 やEL発光素子アレイの1ビット分を示すものである。 第1のスイッチング素子Qwは、ドレイン側の情報信号 線Xにデータ電圧パルスが供給されるように構成され、 ソース側には一端が接地された蓄積用コンデンサCs が 接続されている。また、第1のスイッチング素子Qw の ソース側には、アノード側が接地されたフォトダイオー ドPDのカソード側が接続されている。第1のスイッチ ング素子Qw のゲートに接続されたスイッチング信号線 Yには、走査電圧パルスが印加されるようになってい る。また、第1のスイッチング素子Qw のソース側は第 従って、第2のスイッチング索子Qd のゲート端子とグ ランドとの間に、蓄積用コンデンサCs とフォトダイオ ードPDとが互いに並列に接続されるよう構成されてい る。第2のスイッチング素子Qd のドレイン側には、E L発光索子CEL及びEL駆動電源Va(Va=Vpksin ωt)が直列に接続され、第2のスイッチング素子Qd のソース側は接地されているので、第2のスイッチング 素子Qd を介してE L発光索子CELに交流のE L駆動電 源Va が印加するようになっている。

. 50 【0019】次に上述の1ビットの駆動回路の動作につ

いて、発光動作の最小単位である1フレーム期間 t FRの タイミングチャートを示す図2(a)ないし(f)を参 照しながら説明する。フレーム期間 t FRは、スイッチン グ信号線Yに印加される走査電圧パルスの立ち上がりか ら次の走査電圧パルスの立ち上がりまでの期間である。 第1のスイッチング索子Qwのゲートに接続されたスイ ッチング信号線Yに走査電圧パルス(走査電圧Vsc)が 印加されると、第1のスイッチング素子Qw が導通(オ ン) 状態となる。これよりやや早く情報信号線Xにはデ ータ電圧パルス (データ電圧 VDA) が印加され、前記走 10 査電圧Vscのパルス幅に対応する時間において第1のス イッチング素子Qw のオン抵抗 (Ron)を通して蓄積用 コンデンサCs が充電される(ta期間)。このとき、 ゲート電圧VG として作用する蓄積用コンデンサCs の 両端の電圧は、VDA(1-exp(-t/r) にしたがって 変化する(τ=Ron·Cs)。また、データ電圧VDAの パルス幅は、走査電圧Vscのパルス幅より広く設定され ている。スイッチング信号線Yに印加される電圧が0と なると、第1のスイッチング索子Qw は遮断(オフ)状 態になり、データ電圧VDAまで充電されている蓄積用コ ンデンサCs の電圧は、第1のスイッチング素子Qw の ゲート、ソース間容量によるフィードスルーにより電圧 降下して電圧Vg となる。ゲート電圧VG が非発光最大 ゲート電圧Vah2 以上であれば第2のスイッチング索子 Qd は導通(オン)状態となり、走査電圧Vscが立ち下 がった後、EL発光素子CELにEL駆動電源Vaを印加 してEL発光素子CELを発光させる。図1の簡易等価回 路においては、EL発光素子CELへのEL駆動電源Va の印加が走査電圧V scの立ち下がりに同期させるための 制御回路が省略してある。

【0020】EL発光素子CELが発光すると、その発光 光がフォトダイオードPDに入射し、明電流(光電流) Ipを発生させて前記蓄積コンデンサCs に蓄積された 電荷を放電させる。そして、この放電によりゲート電圧 VG が低下し、EL発光素子CELが非発光状態になる電 圧V ch2 まで発光直後の電圧V q から減衰するまでに要 した時間が発光期間 tb となり、その間の駆動電源Va の極性反転の回数によりEL発光強度(図2(d))が 決められる。すなわち、発光期間 tb 内に何回発光した かにより1フレーム期間 t FRにおけるEL発光素子CEL の輝度が定まる。

【0021】この動作において、蓄積用コンデンサCs に蓄積された電荷は、フォトダイオードPDを介して放 電し図11の駆動回路のように時定数に依存することな く略直線状に減衰するので、発光期間 t b に比例したE L発光強度を得ることができる。また、蓄積用コンデン サCs に蓄積された電荷はデータ電圧VDAの大きさによ り決まるので、データ電圧VDAによりEL発光強度を変 化させて輝度変調を行なわせることができる。すなわ ち、最大データ電圧のときのゲート電圧VgをVgonと 50 構成されている。スイッチング索子Qw及びQdは、透

すると、このV gon からE L 発光索子CELが非発光状態 になるVoh2 まで低下する期間を最大表示輝度になるよ うに前記明電流 Ip を設定する。従って、明電流 Ip は、Ip = (Vqon - Vqh2) × Cs / t FRで表わせ る。そして、Vgon から発光飽和ゲート電圧Vgh1 まで の電圧に対応したデータ電圧VDAを印加すれば、このデ ータ電圧VDAに対応するゲート電圧Vg からVgh2 まで 低下する期間がEL駆動期間tbとなり、表示輝度が変 調されて階調表示が可能となる。尚、(Vgh1 - Vgh 2) はできるだけ小さく、また、(Vgon - Vgh1) は (Vah1 - Vah2) に比較して十分大きく設定するほう が望ましい。図2(e)及び図2(f)は、データ電圧 VDAを変化させることにより、ゲート電圧VG が非発光 最大電圧Voh2 まで低下するに要した発光期間tbを制 御し、EL発光強度を変化させて輝度変調を行なったも ので、図2(e)は駆動電源Vaの全周期が発光期間t b となる場合であり、図2(f)は駆動電源Va の3周 期分が発光期間 tb に該当する場合である。

【0022】次に、EL発光累子CELが非発光時の電流 を暗電流Idとすると、これは、フォトダオイードPD 自身の暗電流に外光による電流が加算されたものとして 扱える。この外光が使用環境で一定であれば、データ電 圧V DAIC暗電流 I d を絶対量として抑える必要があれ ば、暗電流 I d によるゲート電圧 V g の変化が 1 階調レ ベル以内にあるようにすればよい。従って、階調レベル をNCRとすると、許容暗電流 I d は次式で表わせる。 Id = Ip / NQR

【0023】図3は本発明をm×n個のピット数を有す るマトリックス型EL表示装置に応用したときの駆動回 30 路を示している。すなわち、図1に示した一画素の駆動 回路を上下、左右に複数個並べ、左右方向に並んだ各駆 助回路のゲートをスイッチング信号線Yに接続し、上下 方向に並んだ各駆動回路の情報信号線Xを共通にしたも のである。図1と同一部分については、同一符号を付し て詳細な説明を省略する。EL発光素子CELの一側には 交流電源駆動線Zを介してEL駆動電源Va が供給され ている。

【0024】次に、EL駆動装置の具体的な構造につい て、図4及び図5を参照して説明する。図4はEL駆動 装置の1ビットの平面説明図であり、図5は図4のA-A線に対応する断面説明図である。図中、図1と同一構 成部分は同一符号を付している。 図5では、第1のスイ ッチング索子Qw 及び蓄積コンデンサCs はあらわれな い。EL発光素子CELは、ガラス等から成る透明基板1 0上に、酸化インジウム・スズ(1TO)から成る透明 電極11. 窒化シリコン (SiNx) から成る第1誘電 体層12, ZnS: Mn等から成る発光層13, 窒化シ リコン (SiNx) から成る第2誘電体層14, クロム (Cr) 等の金属から成る背面電極15を順次積層して

明基板10上に、クロム(Cr)等の金属からなるゲー ト電極21, 窒化シリコン (SiNx) からなる絶縁層 22、アモルファスシリコン (a-Si) からなる半導 体層23、窒化シリコン(SiNx)からなる上部絶縁 層24、クロム (Cr) 等の金属から成り互に分離して 対向するドレイン電極25及びソース電極26を順次積 層して構成されている。そして、透明電極11は交流電 源駆動線2に、背面電極15は前記ドレイン電極25に 接続されている。

子Qd との間の透明基板10上に、クロム(Cr)等の 金属からなるカソード電極31、アモルファスシリコン (a-Si)からなる半導体層32.酸化インジウム・ スズ(IT〇)等からなるアノード電極33を順次積層 して構成されるフォトダイオードPDが形成されてい る。前記第2誘電体層14は、フォトダイオードPDの 保護層を兼用している。フォトダイオードPDのアノー ド電極33はスイッチング素子Qdのソース電極26 に、カソード電極31はスイッチング索子Qdのゲート 電極21に接続されている。透明基板10側からフォト ダイオードPDへの外光は、カソード電極31で遮光さ れている。また、透明基板10の背面側は遮光部材で封 止され、フォトダイオードPD及びスイッチング素子Q w 及びQd への外光の入射を防止している。蓄積コンデ ンサCsは、誘電体層を二つの電極で挟んで構成され、 上部電極はスイッチング素子Qd のソース電極2 6及び グランド線に、下部電極はスイッチング索子Qw のドレ イン電極及びスイッチング素子Qd のゲート電極21に 接続されている。また、EL駆動装置全体はポリイミド 等から成る保護膜40により被覆されている。

【0026】次に、図5の断面図にあらわれるEL駆動 装置のE L発光素子CEL、スイッチング素子Qd(TF T),フォトダイオードPDの製造プロセスについて簡 単に説明する。透明基板10上に、酸化インジウム・ス ズ(1TO)を着膜し、フォトリソ工程及びエッチング 工程でパターニングしてEL発光素子CELの透明電極1 1を形成する。次に、クロム(Cr)を着膜し、フォト リソ工程及びエッチング工程でパターニングしてスイッ チング素子Qdのゲート電極21及びフォトダイオード PDのカソード電極31を形成する。続いてSiNxを 40 着膜してEL発光素子CELの第1誘電体層12及びスイ ッチング索子Qd の絶縁層22を形成する。

【0027】TFT部において、アモルファスシリコン (a-Si)及び窒化シリコン(SiNx)を順次着膜 し、それぞれパターニングしてスイッチング素子Qd の 半導体層23及び上部絶縁層24を形成する。フォトダ イオードPD部において、アモルファスシリコン(a-Si)及び酸化インジウム・スズ(ITO)を順次着膜 し、それぞれパターニングしてフォトダイオードPDの 半導体層32及びアノード電極33を形成する。

【0028】ZnS: Mn層から成る発光層13を透明 電極11上方に形成し、該発光層13及び前記アノード 電極33を覆うようにSiNxを着膜して第2誘電体層 14を形成する。クロム(Cr)を着膜し、フォトリソ 工程及びエッチング工程でパターニングしてEL発光素 子CELの背面電極15及びスイッチング素子Qdのドレ イン電極25及びソース電極26を形成する。背面側全 体にポリイミドを着膜して保護膜40を形成する。上記 製造プロセスにおいて、スイッチング素子Qd の半導体 【0025】また、EL発光素子CELとスイッチング素 10 活性層23及びフォトダイオードPDの半導体層32は ともにアモルファスシリコンで形成されているが、それ ぞれ0.05 μ m, 1μ mと膜厚が相違するため、同一 に着膜することがでない。

> 【0029】上記のようなEL駆動装置の構成によれ ば、EL発光素子CELの発光層13からの光は、透明基 板10側を照射するとともに、EL発光索子の積層面に 直交する端面から放射される光は、第2誘電体層14を 経由してフォトダイオードPDの端部より入射する。と の光により半導体層22中に光電流が生じて前記蓄積コ 20 ンデンサCs に蓄積された電荷を放電させるように作用 する。また、フォトダイオードPDを介して電荷を放電 させるため、第1のスイッチング素子Qw のオフ抵抗を 大きくするととができ、例えば、その半導体活性層23 としてアモルファスシリコン(a-Si)を使用すると とができ、スイッチング索子Qw 及びQd を同一薄膜積 層プロセス中で形成することができる。また、フォトダ イオードPDの半導体層32をスイッチング素子Qw 及 びQdの半導体活性層に使用されるアモルファスシリコ ン(a-Si)で形成したので、製造プロセスの簡略化 30 を図ることができる。

[0030]

【発明の効果】本発明によれば、蓄積用コンデンサに並 列に接続されたフォトダイオードにEL発光索子の発光 光が入射することにより生じる光電流で前記蓄積用コン デンサの放電を行ない、第2のスイッチング素子のゲー ト電圧を低下させるため、前記ゲート電圧が略直線状に 減衰するので階調データ電圧に比例した発光回数の制御 が可能となり、均一な階調表示を容易に行なうことがで きる。

【図面の簡単な説明】

- 【図1】 本発明の一実施例に係るEL駆動装置の簡易 回路図である。
- 【図2】 (a)ないし(f)本実施例によるEL駆動 装置の動作を説明するためのタイミングチャート図であ
- 【図3】 本実施例をマトリックス型EL表示装置に応 用した場合の駆動回路図である。
- 【図4】 本実施例のEL駆動装置の平面説明図であ る。
- 【図5】 図4のA-A線断面説明図である。 50

【図6】 従来のEL駆動装置の簡易等価回路図である。

【図7】 EL駆動装置における駆動電圧と輝度との関係を示すグラフである。

【図8】 EL駆動装置における駆動周波数と輝度との 関係を示すグラフである。

【図9】 EL駆動装置における駆動用スイッチング索子のゲート電圧と輝度との関係を示すグラフである。


【図10】 (a)(b)はEL発光索子の発光動作を 説明するためのタイミング図である。 *【図11】 本発明者が過去に提案したEL駆動装置の 簡易等価回路図である。

【符号の説明】


10…透明基板、 11…透明電極、 12…第1誘電 体層、 13…発光層、14…第2誘電体層、 15… 背面電極、 31…カソード電極、 22…半導体層、

3 3 ··· アノード電極、 Qw ··· 第 1 のスイッチング索子、 Qd ··· 第 2 のスイッチング索子、 CEI ··· E L 発 光索子、 Cs ··· 蓄積用コンデンサ、P D ··· フォトダイ *10 オード、 Va ··· E L 駆動電源


[図1]




【図3】




【図5】





【図6】




【図2】













{図9]



【図10】



【図11】

